BEST AVAILABLE COPY

⑩ 日本国特許庁(JP)

@特許出願公開

⑫ 公 開 特 許 公 報 (A)

昭61-42920

Solnt Cl.4

識別記号

庁内整理番号

❸公開 昭和61年(1986)3月1日

H 01 L 21/31

7739-5F

審査請求 未請求 発明の数 1 (全3頁)

公発明の名称 モノリシック半導体集積回路

②特 願 昭60-165631

20出 願 昭60(1985)7月26日

優先権主張

1984年7月31日99西ドイツ(DE)19P3428235.1

砂発 明 者 ハル

ハルトムート、シユレ

ドイツ連邦共和国ハール、フアザーネンベーク22

ンク

⑪出 願 人

ィッ シーメンス、アクチエ

ドイツ連邦共和国ベルリン及ミユンヘン(番地なし)

ンゲゼルシヤフト

砂代 理 人 弁理士 宮村 茂

明 柳 鄧

- 1 発明の名称 モノリンプク半導体集積回路
- 2 特許請求の範囲
- 1) シリコン基板、能助暦、その上に置かれた 表面安定化層およびケースを鍛えるモノリシ ツク学等体集積同路において、単導体回路が 少くとも電気的能動構造(2)の上において 表面安定化層(3)上に致けられた少くとも 1つの導理性の保護層(4,4 1)によつてい 被扱されていることを特徴とするモノリシツ ク学等体集積回路。
- 2) 保護府(4,4 a)が表面安定化廃(3) を資理して能動産(2) 内にある回路部分に 少くとも「個所で専港結合されていることを 特徴とする特許液の範囲第1項記載の回路。
- 3) 保護暦(4,4%2)が電気結合部品として 1つの安全論理回路内に組み込まれていることを特徴とする特許請求の範囲第1項又は第 2項記載の回路。

- 4) 保護すべき回路の機能にとつて重要な信号を送り込むものとして少くとも2つの互に無関係であり入力側が1つの論理素子(8)に結ばれた保護限(4,4 a)を領えていることを特徴とする特許請求の範囲第1項乃至第3項の1つに記載の回路。
- 5) 我而安定化開(3)に明けられている保護 着(4、4。)への貫通接触孔(KI、K2 、K3、K4)が例えばゾンデによつて1つ だけの貫通接触に対して外部からの接触の形 成が風止される空間配配となつていることを 特徴とする特許請求の範囲第1項乃至第4項 の1つに記載の回路。
- 3. 発明の詳細な説明

【産業上の利用分野】

この発明は、レリコン基板、能助艇、能動艇上の表面安定化層およびそれらを収容するケースを 個えるモノリレンク集積半海体回路に関するもの である。

BEST AVAILABLE COPY

特開昭61-42920 (2)

(従來の技術)

よく知られているようにMO3回路は、半導体 基板に対して所銀の構造化を実施するいくつかの 工温段階によつで製作される。従つてこれを逆に 食えば延板に作られた構造を分析することにより 回路の機能と特性を推定することができる。又光 学的の分析は光顕微鏡を使用して可能である。こ れによって例えばROMに記憶されている情報も 知ることができる。 髱気的にプログラミング可能 のノモリ (E*PROM)の場合紀據内容は、例えば ノモリセルの元雄状況を電子ビームで走査し 穏位 コットラストを糊べることによつで電気的分析が 可能である。必然的にメモリに接続された周辺窟 理紮子に及ぼされるノモリ状態の反作用を迎して の間接的の分析も除外できない。その一例はメモ リアドレスの調整後に行われる列砂線の電位測定 である。しかしこの種の測定は最而が完全に関放 されていて電気光学的起亜が可能であることが前 促となる。

飛げた構造とすることによつて達成される。この 免明の種々の実施形態は特許請求の範囲第2項以

(实施例)

下に示されている。

次に実施例についてこの発明を更に詳細に説明する。

しかし集積回路特にメモリ回路の応用分野によっては確限のない者に対して回路とメモリ内容の分析が許されないことがある。その例としては安全承、アクセス系、決算ならびに記録系およびデビットならびにクレジット系等が挙げられる。これらの場合にはチップカードが使用され、各カードにはデータがメモリされカードの使用に先立つてこのデータが検査され、不正使用を阻止する。更に各チップは特殊の安全論理数子を設けてメモリの読み出しを阻止するか、あるいは読出しをある確の解放操作に関係させることができる。不正な意図をもつて回路又はメモリ内容の分析が行われると系の信頼性が扱われる。

[発明が解決しようとする問題点]

この発明の目的は上記の整確回路において回路 自体とその接続状態の電気的解析が阻止されるよ うにすることである。

(間隔点の解決手段)

この目的は特許請求の範囲第1項に特徴として

分を移ての電気的解析に対して保護する。この歴 はその下の歴に聞く結合されているので、回路の 電気的機能の破壊を防止する。特に外部接触の損 傷又は破線が避けられる。

第2回、第3回計上び第4回にはこの発明の1 実施例が示されている。この実施例では保護暦4 4 aが能動導体路として安全論理数子に超み込まれ、保護暦4、4 aを除去すると下にある保護 領域6に対する回路の機能が停止する。この極の 設設は基板又はフィルム上に集積回路を超立てる 際の"突起物利用技術"によって作ることができ この突起物によって例えばチップが直接協切 ではんだ付けされる。突起形成過程において例え は網その他の金属から成る保護暦4も突起によっ てやき回路の配置に応じて構造化される。突起形成に必要な最近にでして構造化される。 可以に必要な最近にでして、その下にある保護 がに必要な最近にでして、その下にある保護 がに必要な最近にでして、その下にある保護 がに必要な最近にでして、その下にある保護 がに必要な最近にでして、その下にある保護 がに必要な最近にでは、その下にある保護 がに必要な最近にでは、その下にある保護 がに必要な最近にでは、その下にある保護 がに必要な最近には、その下にある保護 がに必要な最近にでは、その下にある保護 がに必要な最近にでは、その下にある保護 がに必要な最近にでは、その下にある保護 がに必要な最近にでは、その下にある保護 がに必要な最近には、その下にある保護 がに必要な最近には、その下にある保護 がに必要な最近には、その下にある保護 がに必要な最近には、その下にある保護 がに必要な最近には、その下にある保護 がに必要な最近には、その下にある保護 がに必要な最近には、その下にある保護 がに必要な最近には、その下にある保護 がに必要なる。

第2図はこの発明によって構造化された回路の

BEST AVAILABLE COPY

断値を示すのに対して、可3 28には回路の平面均 を示す。 K 1, K 2, K 3, K 4 は改画安定化層 を貫動する複触孔である。

第《図には安全論理条子と呼ばれている回路に保護層(、4 a が組み込まれる情况が示されている。 呼体 S P 1 、 S P 2 は例えば説出し均級器 V 1 、 V 2 を含むメモリフィールドの不正続出しを防止する内部列導体であつて、メモリフィールドに対する正規のアクセスに及しては SP 1、S P 2 に挿入されたトランジスタ T 1 、 T 2 が制如 信号 L B S によつて風止される。これが起らない場合には両方の列導体は論理 " 0 " に固定される。

この発明による保証度はこの制御信号LBSを トランンスタエー、T2に伝えるもので、接触孔 K4とK3の間にある保証度4は保護すべきノモ リフィールドを被覆する。等体路として接触孔 K1とK2の間にある別の保護度4年には反転制 都信号LBSが加えられ、保護度4を例えばエッ ナングにより選択的に不正除去する試みに対する

特局報61- 42920 (3)

付加的の供認手段となっている。保護用4. 4 a のいかなる彼断もそれらに結ばれている論理数子 。 8 (NAND 回路) を通して両トランジスタで 1. T 2の部面に導く。

第3回に示すように接触孔K1, K2をよび K3は空間的に近接して配置され、例えばエッチ ッグ後に固定針による接触が困難になつている。 両方の保護限4と48の間に電気的接触が生ずる と、後に続く論理業子によりトランジスタ下1, T2が導通する。

4 図面の簡単な説明

新!図はこの発明の対象となる集積半導体回 路の構成を図式的に示し、新2図、第3図および 第4図はこの発明の実施例を示す。第2図におい て、

2 ··· 能數領域、 3 ··· 表面安定化價、 4 ··· 保護層。



